【導(dǎo)讀】意法半導(dǎo)體、 Soitec與CMP攜手為大學(xué)院校、研究實(shí)驗(yàn)室和工業(yè)企業(yè)設(shè)計(jì)下一代系統(tǒng)級(jí)芯片并提供工程流片服務(wù)，可通過CMP的硅中介服務(wù)使用意法半導(dǎo)體的CMOS 28納米全耗盡型絕緣層上硅（FD-SOI）制程進(jìn)行工程流片。
意法半導(dǎo)體、Soitec與CMP 共同宣布，現(xiàn)在大學(xué)院校、研究實(shí)驗(yàn)室和設(shè)計(jì)企業(yè)可通過CMP的硅中介服務(wù)使用意法半導(dǎo)體的CMOS 28納米全耗盡型絕緣層上硅（FD-SOI）制程進(jìn)行工程流片，意法半導(dǎo)體的新制程采用Soitec公司開發(fā)的創(chuàng)新型硅襯底。隨著首批商用晶圓即將下線，意法半導(dǎo)體正在將這項(xiàng)制程下放給第三方芯片制造商。CMP的產(chǎn)品目錄中列有意法半導(dǎo)體28納米FD-SOI CMOS制程,代表著雙方在此前的合作上取得了顯著成功，意法半導(dǎo)體與CMP合作為大學(xué)和設(shè)計(jì)企業(yè)提供流片服務(wù)，讓他們能夠使用意法半導(dǎo)體的上一代CMOS 工藝設(shè)計(jì)芯片，包括45納米（2008年發(fā)布）、65納米（2006年發(fā)布）、90納米（2004年發(fā)布）和130納米（2003年發(fā)布）。CMP的客戶還可選用意法半導(dǎo)體的65納米和130納米SOI（絕緣層上硅）以及130納米SiGe制程。例如，170家大學(xué)和企業(yè)已獲得意法半導(dǎo)體90納米CMOS 制程設(shè)計(jì)規(guī)則和工具，200余家大學(xué)和企業(yè)已獲得意法半導(dǎo)體65納米體效應(yīng)和SOI CMOS制程設(shè)計(jì)規(guī)則和工具。
CMP自2011年起開始提供意法半導(dǎo)體28納米CMOS體效應(yīng)技術(shù)，約60所大學(xué)和微電子企業(yè)已獲得設(shè)計(jì)規(guī)則和工具，16款集成電路（IC）現(xiàn)已制造。
CMP總監(jiān)Bernard Courtois表示：“人們對(duì)使用這些制程設(shè)計(jì)IC的具有濃厚興趣，約300個(gè)項(xiàng)目設(shè)計(jì)已采用90納米制程（2009年退市），300余個(gè)項(xiàng)目設(shè)計(jì)已采用65納米體效應(yīng)制程。此外，采用65納米SOI的設(shè)計(jì)項(xiàng)目已超過60個(gè)，值得一提地是，在歐洲、美國(guó)、加拿大和亞洲，很多知名大學(xué)已從意法半導(dǎo)體與 CMP的合作中受益。”
通過使用CMP多項(xiàng)目晶圓服務(wù)，學(xué)術(shù)組織和設(shè)計(jì)企業(yè)可獲得少量的從數(shù)十片到數(shù)千片的先進(jìn)IC。28納米FD-SOI CMOS制程成本固定在18,000 €/mm2，最少訂購(gòu)1mm2。
意法半導(dǎo)體主管設(shè)計(jì)實(shí)現(xiàn)和服務(wù)部的公司執(zhí)行副總裁Philippe Magarshack表示：“隨著首批采用FD-SOI制程的項(xiàng)目設(shè)計(jì)已上線，目前正是向研究領(lǐng)域推出這項(xiàng)技術(shù)的時(shí)機(jī)。我們的FD-SOI制程支持現(xiàn)有設(shè)計(jì)快速且輕松地移植到FD-SOI平臺(tái)，實(shí)現(xiàn)低功耗和高性能的雙重好處。此外，確保大學(xué)院校能夠使用我們的先進(jìn)技術(shù)將有助于吸引最優(yōu)秀的青年工程師，這是我們保持長(zhǎng)期技術(shù)領(lǐng)導(dǎo)者承諾的一部分。”
Soitec全球戰(zhàn)略業(yè)務(wù)發(fā)展高級(jí)副總裁Steve Longoria表示：“我們與意法半導(dǎo)體和CMP的合作伙伴關(guān)系是Soitec支持FD-SOI生態(tài)系統(tǒng)和先進(jìn)技術(shù)用戶不斷擴(kuò)大，向開放市場(chǎng)提供差異化材料解決方案的承諾的另一個(gè)范例。這個(gè)合作伙伴關(guān)系為大學(xué)和其它客戶提供了可靠的下一代集成電路開發(fā)測(cè)試途徑，我們將會(huì)看到基于Soitec的FD- SOI 材料的創(chuàng)新產(chǎn)品。”
